周围的对话手机性能通常集中在可见层——基准图表、各代芯片名称、有关速度和效率的营销宣传。但这些成果不仅仅源于设计。它们从制造层面开始，在制造工厂内以纳米尺度蚀刻晶体管图案。
多年来，智能手机处理器的运行速度低于笔记本电脑或台式机的典型时钟速度。热限制、电池限制和物理尺寸限制了频率可以爬升的距离。
现在，由于制造工艺的不断突破，移动芯片正在接近 5GHz——对于被动冷却手持设备来说，这个频率里程碑一度被认为是不切实际的。
这一进步不仅仅是数量的增加。它反映了晶体管密度、开关效率、泄漏控制和材料工程方面的改进。每个节点的转变（从 7 纳米到 5 纳米再到 3 纳米级工艺）都减小了晶体管尺寸，同时增加了同一硅面积上可容纳的数量。这种扩展同时提高了性能和能效，这是计算领域罕见的平衡。
苹果与苹果的长期合作台积电允许其定制硅设计直接与最先进的制造节点保持一致。当新的光刻技术投入生产时，苹果的芯片架构师可以从头开始围绕这些功能进行设计。其结果是制造精度和建筑雄心之间的协同作用。
虽然峰值频率只是整体性能的一部分，但达到这些速度的能力强调了支持现代 Apple 芯片的制造纪律。
“片上系统“SoC”或 SoC 是一种集成电路，它将计算机或电子系统的所有或大部分组件（例如中央处理单元 (CPU)、图形处理器 (GPU)、内存和输入/输出控制器）组合到一块微型板上。
它们是高性能芯片，通常用于手机（如苹果的 A 系列）和高级计算，由公司（苹果、高通、特斯拉、联发科）设计并由台积电（台湾）制造。半导体制造公司）使用其先进的 3nm 或 5nm 生产技术。
先进光刻如何使更高频率成为可能
现代 SoC 依靠极紫外 (EUV) 光刻来缩小晶体管尺寸，同时增加密度。台积电的转型3nm 级工艺标志着每瓦性能提升的重要一步。
缩小晶体管可以在相同的硅足迹内容纳更多的逻辑门。但它也减少了开关距离，从而降低了功耗和热量产生。这种组合使得更高的时钟速度成为可能，而不会破坏热限制的稳定性。
在智能手机级 SoC 中接近 5GHz 需要极其高效的晶体管行为。漏电流必须保持受控。电压传输必须保持稳定。必须在薄型设备外壳内管理散热。
台积电对晶体管架构的改进（包括 FinFET 和下一代设计）实现了这些条件。
为什么频率不能单独定义性能
虽然头条新闻可能会强调接近 5GHz 的速度，但智能手机 SoC 是动态运行的。峰值频率出现在短暂的高需求期间。持续性能取决于热余量和工作负载类型。
苹果的芯片设计理念强调平衡性能核心和效率核心。工作负载不是以最大频率运行，而是智能分配。
更高的峰值时钟可以提高单线程性能，从而影响应用程序响应能力、照片处理和游戏帧速率。但台积电 SoC 背后的制造工艺决定了达到这些峰值的效率。
苹果与台积电的合作
苹果独家使用台积电最先进的节点，创造了持续的竞争优势。当台积电转向新一代工艺时，苹果通常会尽早采用。
这种早期访问使苹果能够在竞争对手之前围绕新的晶体管密度和功率特性设计 SoC。其结果是芯片架构和制造工艺之间的协同作用。
如果没有台积电的光刻领导力，在保持电池耐用性的同时达到高移动频率将变得更加困难。
智能手机的热限制
智能手机没有主动冷却系统。没有粉丝。热量必须通过无源材料和内部布局设计散发。
随着频率接近 5GHz，热量管理变得至关重要。台积电在减少泄漏和提高电源效率方面的改进支持了这些频率的增加，而无需大幅增加热输出。
Apple 通过先进的封装和内部布局工程对此进行了补充，将热负荷分散到整个机箱上。
移动 SoC 的未来之路
台积电继续投资 3 纳米以上的下一代工艺节点。随着晶体管尺寸的不断缩小，移动 SoC 可能会继续获得峰值频率能力，同时提高能效。
对于苹果来说，这种制造变革不仅支持原始性能的进步，还支持计算摄影、机器学习加速和增强现实处理的进步。
TSMC SoC 展示了制造精度如何塑造现实世界的设备体验。向 5GHz 级智能手机处理器的转变反映了多年的光刻创新 —创新这支撑了现代苹果芯片设备的性能提升。
